PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-307624

(43) Date of publication of application: 21.11.1995

(51)Int.CI.

H03F 3/45 G06G 7/12

(21) Application number: **07-102373**

(71)Applicant: KOREA TELECOMMUN

AUTHORITY

(22) Date of filing:

26.04.1995

(72)Inventor: KIM YOUNG HWAN

HA DONG SUK

(30)Priority

Priority number: 94 9408824

Priority date : 26.04.1994


Priority country: KR

(54) CMOS ARITHMETIC AMPLIFIER WITH LOW VOLTAGE HIGH SPEED OPERATION

(57) Abstract:

PURPOSE: To increase output swing, and to increase a gain by impressing the two output voltages of a cascode output device and a reference voltage to a common mode feedback circuit part, and feedbacking the output to the cascode output part.

CONSTITUTION: A differential input part 21 converts two input signal voltages into currents, and output currents from the differential input device 21 are amplified by a cascode output device 22, and converted into two output voltages. Then, the outputs of the cascode output device 22 are impressed to a capacitor 24, and the output edge of an arithmetic amplifier is constituted. The two output voltages of the cascode output device 22 and a reference voltage VREF are inputted to a common mode feedback circuit 23, and a feedback signal for making the output common mode voltage coincident with the reference voltage VREF is supplied to the cascode output device 22. Thus, output switch can be increased, and a gain can be increased.



LEGAL STATUS

[Date of request for examination]

26.04.1995

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

bost Available Could

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-307624

(43)公開日 平成7年(1995)11月21日

(51) Int.Cl.⁶

觀別記号

庁内整理番号

FΙ

技術表示箇所

H03F 3/45 G06G 7/12 В Α

審査請求 有 請求項の数3 OL (全7頁)

(21)出願番号

特願平7-102373

(22)出願日

平成7年(1995)4月26日

(31)優先権主張番号 1994-8824

(32)優先日

1994年4月26日

(33)優先権主張国

韓国 (KR)

(71)出願人 590001636

コリア テレコミュニケーション オーソ

リティ

大韓民国 ソウル チョングノグ スージ

ヨンノ 100

(72)発明者 キム ヨン ホァン

大韓民国 ソウル チョングノグ スージ

ヨンノ 100 コリア テレコミュニケー

ション オーソリティ内

(72)発明者 ハ ドン ソキ

大韓民国 ソウル チョングノグ スージ

ヨンノ 100 コリア テレコミュニケー

ション オーソリティ内


(74)代理人 弁理士 谷 義一 (外1名)

(54) 【発明の名称】 低電圧高速動作のCMOS演算増幅器

(57)【要約】

【目的】 出力スイングの増大を図ると共に利得の増加 を得ることができる低電圧高速動作のCMOS演算増幅 器を得ること。

【構成】 二つの入力信号の電圧を電流に変換させる差 動入力部21と、差動入力部21の二つの出力電流を増 幅して二つの出力電圧に変換させるカスコード出力部2 2と、カスコード出力部22の出力電圧が印加され演算 増幅器の出力端を構成するキャパシタ24と、カスコー ド出力部22の二つの出力電圧と基準電圧とを入力して 出力電圧のコモンモード電圧を基準電圧と一致させるた めの帰還信号をカスコード出力部22へ供給する帰還手 段23を包含して成る。



【特許請求の範囲】

【請求項1】 低電圧高速動作のCMOS演算増幅器において、

二つの入力信号の電圧を電流に変換させる差動入力手段と

上記差動入力手段からの二つの出力電流を増幅して二つ の出力電圧に変換させるカスコード出力手段と、

上記カスコード出力手段の出力電圧が印加され演算増幅 器の出力端を構成するキャパシタ手段と、

上記カスコード出力手段の二つの出力電圧と基準電圧とを入力して当該出力電圧のコモンモード電圧を上記基準電圧と一致させるための帰還信号を上記カスコード出力手段へ供給する帰還手段とを具えたことを特徴とする低電圧高速動作のCMOS演算増幅器。

【請求項2】 請求項1において、

上記カスコード出力手段は、第1電流源がゲート端子に連結され一側端子が出力端を構成する第1トランジスタと、上記第1トランジスタの他側端子に一側端子が連結されゲート端子にカレントミラーが連結される第2トランジスタと、一側端子に上記第1電流源が連結されゲー 20ト端子は上記第2トランジスタと第1トランジスタの接点に連結される第3トランジスタとを包含して成ることを特徴とする低電圧高速動作のCMOS演算増幅器。

【請求項3】 請求項1において、

上記帰還手段は、

第2電流源に一側端子が連結されゲート端子は基準電圧 に連結される第4トランジスタと、

上記第2電流源に一側端子が連結されゲート端子には上 記カスコード出力手段の二つの出力電圧のうちの負電圧 が印加される第5トランジスタと、

第3電流源に一側端子が連結されゲート端子は上記基準 電圧に連結され他側端子は上記第4トランジスタの他側 端子と連結される第6トランジスタと、

上記第3電流源に一側端子が連結されゲート端子は上記 カスコード出力手段の二つの出力電圧のうちの正電圧が 印加される第7トランジスタと、

上記第4トランジスタの他側端子に一側端子が連結され ゲート端子は上記第5トランジスタの他側端子が連結さ れ他側端子は電源 (Vss) と連結される第8トランジス タと、

ー側端子およびゲート端子が上記第5トランジスタの他側端子と上記第7トランジスタの他側端子との接点に連結され他側端子は上記電源(Vss)に連結される第9トランジスタと、

第4電流源および上記第4トランジスタの他側端子と上記第8トランジスタの一側端子との接点にゲート端子および一側端子が連結され他側端子は上記電源(Vss)と連結される第10トランジスタとを具備したコモンモードフィードバック回路を包含して成ることを特徴とする低電圧高速動作のCMOS演算増幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は低電圧電源を有する回路で高い電圧利得と高速動作を特徴として持つ低電圧高速動作のCMOS(complementary metal oxide semiconductor)演算増幅器に関するものである。

【0002】なお、本明細書の記述は本件出願の優先権の基礎たる韓国特許出願第1994-8824号(1994年4月26日出願)の明細書の記載に基づくものであって、当該韓国特許出願の番号を参照することによって当該韓国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。

[0003]

【従来の技術】最近大規模の集積回路の技術が発達して多数の複雑な回路を一つのチップに集積化させることが行われている。特にCMOSの技術が発達してディジタル回路とアナログ回路を混在してチップに具現する回路が登場した。通信用回路またはSCF(Switched Capacitor Filter),A/D(Analog to Digital)変換機,D/A(Digital toAnalog)変換機で演算増幅器が必要であり、特にアナログVLSI回路で演算増幅器は一つの基本的な個別素子として取扱われ広く使用される回路である。

【0004】一方、半導体集積回路の技術の発達は回路 素子の物理的な大きさを減少してきたし、この素子の物 理的な大きさの減少は半導体の集積度の増加に大きく寄 与した。

[0005]

30

【発明が解決しようとする課題】しかし、素子が小さくなることによっていろいろな問題があったが、特にプロセスの上での不純物のドーピング濃度の増大による素子の内圧の減少が非常に大きい問題になる。したがって全体の電源電圧を減少しなければならない。

【0006】この電源電圧の減少は回路の動作に多くの 影響を及ぼすが、演算増幅器の場合、電圧利得の減少と 出力のスイング (swing)の減少が大きい問題にな る。

【0007】したがって、上記問題点を解決するために 案出された本発明は、全差動増幅器の構造を持つことに よって出力スイングの増大を計り、また高速動作のため にカスコード(cascode)増幅形態の構造とカレ ントソース(currentsource)を具備して 出力抵抗の増加を計り、これによる利得の増加を得るこ とができる低電圧高速動作のCMOS演算増幅器を提供 することにその目的がある。

[0008]

【課題を解決するための手段】上記目的を達成するため に請求項1にかかる発明は、低電圧高速動作のCMOS

50

3

演算増幅器において、二つの入力信号の電圧を電流に変換させる差動入力手段と、上記差動入力手段からの二つの出力電流を増幅して二つの出力電圧に変換させるカスコード出力手段と、上記カスコード出力手段の出力電圧が印加され演算増幅器の出力端を構成するキャパシタ手段と、上記カスコード出力手段の二つの出力電圧と基準電圧とを入力して当該出力電圧のコモンモード電圧を上記基準電圧と一致させるための帰還信号を上記カスコード出力手段へ供給する帰還手段とを具えたことを特徴とする

【0009】また請求項2にかかる発明は、請求項1において、上記カスコード出力手段は、第1電流源がゲート端子に連結され一側端子が出力端を構成する第1トランジスタと、上記第1トランジスタの他側端子に一側端子が連結されゲート端子にカレントミラーが連結される第2トランジスタと、一側端子に上記第1電流源が連結されゲート端子は上記第2トランジスタと第1トランジスタの接点に連結される第3トランジスタとを包含して成ることを特徴とする。

【0010】さらに請求項3にかかる発明は、請求項1 において、上記帰還手段は、第2電流源に一側端子が連 結されゲート端子は基準電圧に連結される第4トランジ スタと、上記第2電流源に一側端子が連結されゲート端 子には上記カスコード出力手段の二つの出力電圧のうち の負電圧が印加される第5トランジスタと、第3電流源 に一側端子が連結されゲート端子は上記基準電圧に連結 され他側端子は上記第4トランジスタの他側端子と連結 される第6トランジスタと、上記第3電流源に一側端子 が連結されゲート端子は上記カスコード出力手段の二つ の出力電圧のうちの正電圧が印加される第7トランジス タと、上記第4トランジスタの他側端子に一側端子が連 結されゲート端子は上記第5トランジスタの他側端子が 連結され他側端子は電源(Vss)と連結される第8トラ ンジスタと、一側端子およびゲート端子が上記第5トラ ンジスタの他側端子と上記第7トランジスタの他側端子 との接点に連結され他側端子は上記電源(Vss)に連結 される第9トランジスタと、第4電流源および上記第4 トランジスタの他側端子と上記第8トランジスタの一側 端子との接点にゲート端子および一側端子が連結され他 側端子は上記電源 (Vss) と連結される第10トランジ 40 スタとを具備したコモンモードフィードバック回路を包 含して成ることを特徴とする。

[0011]

【実施例】以下、添付した図面の図1ないし図5を参照 して本発明による一実施例を詳細に説明する。

【0012】本発明の低電圧高速動作のCMOS演算増幅器を図1に示し、これは差動入力端と差動出力端を持つ全差動 (fully differential)演算増幅器のシンボルであって、二つの入力端 (VIN⁺, VIN⁻) と二つの出力端 (VOUT⁺, VOUT⁻) を有してい 50

る。

【0013】図1に図示された本発明の演算増幅器の概念的構造を図示したブロック図が図2である。

【0014】すなわち、二つの入力を受け電圧を電流に変換させる差動入力部21と、差動入力部21からの二つの出力電流を入力して高利得出力電圧に変換させるカスコード出力部(cascode output stage)22と、カスコード出力部22の出力電圧と基準電圧VREFを入力して出力電圧の同相信号の電圧(コモンモード電圧)が基準電圧と一致するように上記カスコード出力部22ヘフィードバック制御信号を提供するコモンモードフィードバック(common-modefeedback;同相信号帰還:以下CMFという)回路23とから構成され、出力端にはキャパシタ24が連結される。

【0015】続いて、上記構成要素の各々の動作を説明する。

【0016】先ず、差動入力部21は一般的な差動増幅器と同じ構成であるが、図5の符号21のように電流源と連結された二つのトランジスタから構成される。

【0017】そして、カスコード出力部22は図3のように三つのNチャンネルトランジスタ M_{31} , M_{32} , M_{33} を具備するレギュレーティドカレントソース部(regulated current source)から成るが、このレギュレーティドカレントソース部は、電流源 I_{B1} がゲート端子に連結され一側端子が出力端を構成するトランジスタ M_{33} と、上記トランジスタ M_{33} の他側端子に一側端子が連結されゲート端子はカレントミラー(current mirror)が連結され、他側端子はアース(V_{SS})されるトランジスタ M_{31} と、一側端子に電流源 I_{B1} が連結されゲート端子は上記トランジスタ M_{31} とトランジスタ M_{32} の接点に連結され他側端子はアース(V_{SS})されているトランジスタ M_{32} とを具備する。 V_{D1} は正電圧源であり、 V_{SS} は負電圧源である。

【0018】このように構成されたレギュレーティドカレントソース部の動作を説明する。まず、電界効果トランジスタ M_{31} はカレントソースとして作用する部分であり、トランジスタ M_{31} に流れる電流とトランジスタ M_{32} に流れる電流とトランジスタ M_{32} に流れる電流と出力電流は全て同一となる。また電流源 I_{B1} はトランジスタ M_{32} のドレインと連結されトランジスタ M_{32} を増幅器として動作させるための直流バイアス電流源である。トランジスタ M_{32} はトランジスタ M_{31} のドレインにかかる電圧を増幅させトランジスタ M_{31} のがートへ印加させることによりトランジスタ M_{31} と M_{33} が負帰還の形態として動作することになる。この時回路の出力抵抗 r_{out} は次の通りである。

[0019]

【数1】

 $r_{out} = g_{m32} \cdot g_{m33} \cdot r_{o31} \cdot r_{o32} \cdot r_{o33}$ = $A_{v32} \cdot A_{v33} \cdot r_{o31}$

6

ここで ro31 , ro32 , ro33 はトランジスタ M31 , M32 , M33 のドレインとソースの間の出力抵抗を示し、gm32 , gm33 はトランジスタ M32 , M33 の入出力の伝達コンダクタンス (conductance) を示す。さらに、Av31 , Av32 は各トランジスタ M32 , M33 の入出力の電圧利得、すなわちgm32 ・ ro32 , gm33 ・ ro33 を示す。

【0020】上記の通りの回路での出力抵抗は二つの電圧の利得の乗として表現されるから非常に高い出力抵抗を持つようになり、回路の動作が理想的な電流源として 10の特性をもつ。

【0021】なお、本発明は低電圧の供給電源をもつ場合、出力スイングが問題になるから、この欠点を補完することができる全差動(fully differential)構造を使用してシングルエンディド(single ended)出力をもつ演算増幅器より2倍の出力の電圧範囲をもつようにした。このように演算増幅器が全差動の構造をもつ場合には常にCMF(common-mode feedback)回路が必要となる。

【0022】図4は出力回路のDCバイアス電圧、すなわちコモンモード(common-mode)電圧を安定化させるための回路としてのCMF回路を示すもので、CMF回路は4つのPチャンネルトランジスタ M_{16} , M_{17} , M_{18} , M_{19} と3つのNチャンネルトランジスタスタ M_{20} , M_{21} , M_{22} を具備するが具体的構成は次の通りである。

【0023】すなわち、電流源 I B2 に一側端子が連結さ れゲート端子は基準電圧VREF と連結されるトンラジス タMis と、電流源 I B2 に一側端子が連結されゲート端子 にはカスコード出力部 2 2 の負電圧 Vour - が印加される トランジスタM17 と、電流源 I B3 に一側端子が連結され ゲート端子は基準電圧VREF と連結され他側端子はトラ ンジスタM16 の他側端子と連結されるトランジスタM19 と、電流源 IB3 に一側端子が連結されゲート端子にはカ スコード出力部22の正電圧Vour +が印加されるトラン ジスタM18 と、トランジスタM16 の他側端子およびトラ ンジスタM19 の他側端子が接続される接点に一側端子が 連結されゲート端子はトランジスタM17 の他側端子およ びトランジスタM18 の他側端子が接続される接点に連結 され、他側端子はアースと連結されるトランジスタM21 と、一側端子およびゲート端子はトランジスタM17の他 側端子およびトランジスタM18 の他側端子と連結され、 他側端子はアースされたトランジスタM20 と、電流源 I B4 およびトランジスタM16 とトランジスタM21 の接点に ゲート端子および一側端子が連結され、他側端子はアー スされたトランジスタM22 とを具備する。トランジスタ Mis とMin およびトランジスタMis とMin は各々差動ペ アを構成する。

【0024】続いて、上記のように構成されたCMF回 50

路の動作の状態をみる。

【0025】トランジスタM16のゲート端子とトランジスタM19のゲート端子には共通モードの基準電圧の0Vが入力になり、トランジスタM17とM18のゲート端子には演算増幅器の2つの出力が入力される。

【0026】したがって、2つの差動ペア(M_{16} , M_{17} と M_{18} , M_{19})は同じ入出力の伝達特性をもつようになり、この同じ特性によるCMF作用が発生することになる。

【0027】すなわち、PチャンネルトランジスタMi7 の差動入力電圧がポジティブ(positive)方向 に上昇するとトンラジスタM16に流れる電流は増加する ことになり、PチャンネルトランジスタM17に流れる電 流は減少することになる。NチャンネルトランジスタM 20 とNチャンネルトランジスタM21 の動作によって2つ の差動ペアの出力電流が互いに同一になることによっ て、トランジスタMi6 とトランジスタMi9 に流れる電流 の合計とトランジスタM₁₇ とトランジスタM₁₈ に流れる 電流の合計は互いに同一になる。したがって、トランジ スタM17に流れる電流が減少すればトランジスタM18に 流れる電流が増加するから、トランジスタM18のゲート に印加される電圧は減少することになるし、その減少電 圧値はトランジスタM17のゲート端子の増加電圧値と同 ーになる。すなわち、このCMF回路は差動出力信号だ けを出力する。

【0028】また2つの出力電圧Vour⁺, Vour⁻が同時 に増加する場合には次のように動作することになる。

【0029】出力電圧Vour +, Vour - が上昇する場合、トランジスタM17とトランジスタM18に流れる電流は減少することになり、トランジスタM16とトランジスタM19に流れる電流は増加する。その結果、出力電圧Vour +, Vour - は減少し、したがって出力電圧の同相信号の成分(コモンモード電圧)が増加することを防止することになるコモンモードフィードバック(CMF)作用が発生する。この負帰還作用により出力信号の同相信号の成分(コモンモード電圧)はCMF回路の基準電圧、すなわち0Vになる。

【0030】図5は本発明の全差動演算増幅器の全体回路図である。

【0031】トランジスタM51とトランジスタM52は差動入力信号を受けるための差動ペア、すなわち、差動入力部21を構成し、この差動入力部21は差動入力電圧信号を電流信号に変換し、この電流信号を出力抵抗が非常に高い次のカスコード出力部22は4つの定電流源からなり、このカスコード出力部22は、トランジスタM3, M7, M9とM4, M8, M10とM5, M11, M13とM6, M12, M14を有しており、トランジスタM16ないしM22はCMF回路部23を構成するトランジスタである。このCMF回路部23では前述したように出力電圧Vour*, V

7

our が上昇する場合トランジスタM17とトランジスタM18に流れる電流は減少することになり、トランジスタM16とトランジスタM19に流れる電流は増加することになって二つのトランジスタM13、M14のゲートにかかる電圧は増加することになり、トランジスタM13、M14のドレインすなわち、出力電圧は減少することになって同相信号の成分が増加することを防止することになるコモンモードフィードバック(CMF)の作用が発生する。この負帰還作用により出力信号の同相信号成分はCMF回路部23の基準電圧、すなわち0Vになる。

【0032】なお、 V_{DD} はポジティブ電源であり、 V_{SS} はネガティブ (negative) 電源である。

【0033】本発明の演算増幅器は1ステージ増幅器 (one stage amplifier)構造であり、その電圧利得は、主として、出力抵抗および差動入力部21のトランスコンダクタンス(transconductance)に関係がある。AC特性、すなわち増幅器の周波数特性は出力抵抗と図5には図示していないが、図2に示された出力端に連結されたキャパシタ24のキャパシタンスに関係する。

【0034】そして、図5の増幅器において、小信号の電圧利得Av は次のように表示される。

[0035]

【数2】Av = g ml · rout

 圧が低い場合にはトランジスタのドレインとソースの間のバイアス電圧が減少することになるから、トランジスタの飽和(saturation)領域での出力抵抗が減少することになり、この出力抵抗の減少は一般的なCMOS演算増幅器ではその電圧利得が減少する。特に半導体プロセスの急激な発展は回路の内で使用される素子の物理的大きさを減少させているし、このような物理的減少と共に供給電源の電圧の減少も伴う。演算増幅器では特にこの傾向がある。このような電源電圧の減少による利得の減少を補完するため、本発明のように出力抵抗が非常に大きい構造を採用して利得の増大を得る。

【0036】また、本発明による演算増幅器の周波数特性は次の通りに出力抵抗r out と出力キャパシタンスC L の乗で表現され、ドミナントポール(d o m i n a n t p o l e) の位置(p o s i t i o n)は非常に低い周波数に位置することになる。すなわち、ドミナントポールの位置 f p は次のように表現される。

[0037]

【数3】

20

$$f_p = \frac{1}{2\pi r_{put} C_I}$$

【0038】上記の式をみると、ドミナントポールの位置は容量性出力負荷 C_L と出力抵抗 r_{out} によって決定されるが、 r_{out} は増幅器の電圧利得にも影響が及ぶことになる。

【0039】前述した結果を利用して演算増幅器の動作 周波数の領域を表示する単一利得幅 (unity-gain bandwidth;以下、U.G...Bという)は次の通りである。

[0040]

【数4】

【0041】上記の式より演算増幅器のU. G. Bは負荷キャパシタンスCL が小さければ小さいほど、入力伝達コンダクタンスgml が大きければ大きいほど増加することになる。しかし、回路の安定度を考慮すればU. G. Bを増加させることはできない。すなわち、回路の安定度を維持させるためにU. G. B内に寄生ポール(pole)があってはならない。したがって、回路の動作周波数を高めるためには寄生ポールの位置を高めることが重要であるし、本発明回路もこの点を考慮してミ

ラー (Miller) 効果による寄生ポールが起こらないカスコード構造を選択した。したがって、本発明による演算増幅器の周波数特性は出力負荷のキャパシタンスにより決定されるから演算増幅器をICの内部で高速応用回路として使用することができる。

[0042]

【発明の効果】上記のようになる本発明は出力スイングの増大を図ると共に利得の増加を得ることができる低電 圧高速動作のCMOS演算増幅器を得ることができる。

【図面の簡単な説明】

【図1】全差動(Fully differentia 1)演算増幅器のシンボルを示す図である。

【図2】全差動演算増幅器のブロック図である。

【図3】本発明のカレントソース回路の回路構成図である。

【図4】 CMF (Common-mode feedback) 回路の回路構成図である。

【図5】本発明による演算増幅器の全体の回路図であ

る。

【符号の説明】

 M_{3} , M_{21} , M_{31} , M_{32} , M_{33} , M_{51} , M_{52} トランジスタ


21 差動入力部


22 カスコード出力部


23 コモンモードフィードバック回路部

24 キャパシタ










[図5]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS	
☑ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER.	•

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.